

本日のアジェンダ

I. ロジック・メモリの技術トレンドと当社の取り組み

執行役員 半導体マーケティング担当 岩澤 宏明

II. 先端パッケージングの現状と当社の取り組み

執行役員 装置事業本部 電子機器事業部長 岩井 治憲
事業企画部 久保 純也

将来見通し等に関する記述についての注意事項

■ 将来見通しについて

本資料に記載の業績見通しならびに将来予測は、現在入手可能な情報に基づき作成されたものです。世界経済情勢、半導体・電子部品・FPD・原材料などの市況、設備投資の動向、急速な技術革新への対応、為替レートの変動など様々な要因により、実際の業績・成果等はこれらの見通し・将来予測と大きく異なる可能性があることをご承知おください。


■ 本資料について

本IRセミナー資料および説明は、技術的な目的で作成されたものではなく、投資家の皆様にご理解いただきやすいよう、単純化している部分がありますことをご承知おください。

皆さん、こんにちは。アルバックIR部の原田です。
本日は当社IRセミナーへご参加いただき、ありがとうございます。
早速ですが、本日のアジェンダよりご案内させていただきます。

「生成AIが切り拓く半導体電子ビジネスの拡大」と題して、

- ・ロジック・メモリの技術トレンドと当社の取り組み
 - ・先端パッケージングの現状と当社の取り組み
- について、ご紹介させていただきます。



Copyright© 2024, ULVAC, Inc. All rights reserved

2

本題に入る前に、本テーマに至った背景について、簡単ではございますが、お話をさせていただきます。

AI半導体は、サーバーだけでなく、Edge AI端末にも利用され、多くの情報を迅速に処理することで、従来の課題を解決し、様々な産業を支えることが期待されています。例えば、画像認識カメラや医療診断技術、自動運転などでは、大量の情報を活用し瞬時に判断することが必要となります。


IoTの普及によりデータ量が増加し、リアルタイム処理が求められています。これを支えるのがAI技術であり、特にAI用のコンピュータチップが非常に重要となります。

AI半導体は、コンピュータが「考える」ために特別に設計された部品です。この半導体を使用することで、コンピュータは通常の部品よりも多くの情報を一度に素早く処理することが得意になります。

AI半導体は、従来の半導体を組み合わせたものよりも小型で、高速かつ省電力で動作します。例えば、AIデータセンターでは、最新の半導体を使用することで消費電力が1/20になると言われており、技術は日々進化しています。

半導体が小型化することでチップの性能が向上し、さらに、半導体を受ける基板の進化により、AI半導体の性能を最大限に引き出すことが可能になります。

生成AI市場の需要額見通し（世界）



出所：一般社団法人電子情報技術産業協会

Copyright© 2024, ULVAC, Inc. All rights reserved

クラウドコンピューティングの普及に伴い、AIを活用したサービスが増加しています。2030年頃までには、生成AI市場が2023年と比較して約20倍、年平均50%以上の成長が予測されています。

AI半導体は特定のタスクに効率的に動作するよう設計されており、その専用性により用途が広がっています。各メーカーは独自の半導体を開発しており、市場全体としても応用範囲の拡大に伴い成長が続くと考えられています。

さらに、AI技術の進化により、新たな産業分野やアプリケーションでの活用が期待されており、市場のさらなる拡大を促進する要因となっています。

半導体の微細化

HBMの対応

新材料の適用

新構造の適用

AI半導体は多様な用途に対応するため、専用のチップが数多く開発されています。これらのチップは、高速性、低消費電力、高効率、信頼性を実現するために、様々なチャレンジに取り組んでいます。

AI半導体に求められる要素としては、チップの微細化、データ転送速度を向上させるためのHBMへの対応や、新しい材料や構造の適用などが挙げられます。

AI半導体に求められている要素

半導体の微細化

HBMの対応

新材料の適用

新構造の適用

具現化に向けた取り組み

PVD適用範囲を最大化


顧客ニーズに寄り添った開発で
先端プロジェクトの増加

FPD等の技術活用

当社ビジネス機会の拡大

AI半導体に求められる要素に対して、当社は様々なアプローチで具現化に向けた取り組みを行っています。具体的には、当社は蒸着、CVD、エッチングなどの多様な技術を有し、幅広いビジネスを展開していますが、その中でも、特に強みとしているPVD技術の特長を活かし、新しい工程への適用範囲を拡大しています。

さらに、顧客のニーズに寄り添った開発を行うことで、先端プロジェクトの数が増加しています。加えて、従来からの強みであるFPD技術を活用することで、新たなビジネス機会の拡大が期待されています。




Copyright© 2024, ULVAC, Inc. All rights reserved

生成AI市場の拡大に伴い、AI半導体の需要も増加し、半導体市場全体のTAMも拡大すると見込まれています。このような状況の中で、当社はAI半導体に求められる要素を具現化するための取り組みを実施し、市場シェアの拡大も目指しています。

これらの取り組みを積極的に進めることで、5年後の2030年頃までに、半導体およびパッケージング事業の受注規模を、半導体の市場成長率予測を上回る、現状の2.5倍に拡大することを目指しています。また、収益性の高い半導体・電子ビジネスを拡大することで、当社全体の収益性向上も図ってまいります。

これより、成長拡大を実現するために、当社の半導体・電子事業の取り組みについてご紹介いたします。

まず、「ロジック・メモリの技術トレンドと当社の取り組み」について、執行役員 半導体マーケティング担当の岩澤よりご説明させていただきます。それでは、岩澤さん、よろしくお願いいたします。



ロジック・メモリの技術トレンドと 当社の取り組み

執行役員 半導体マーケティング担当
岩澤 宏明

半導体事業部の岩澤です。
それでは早速ご説明させていただきます。

半導体の微細化

HBMの対応


新材料の適用

新構造の適用

先程ご紹介した通り、AI半導体に求められる要素である、チップの微細化、新しい材料、構造の進展に当社は貢献してきました。

これからも様々な工程で貢献できると考えています。また、HBMに関連する工程にも参入しており、今後も工程を広げていきます。

■ 受注見込み 【単位：億円】



ロジック市場へ参入成功

- ✓ 採用顧客の拡大
- ✓ 先端EUV工程からレガシー製品 DUV工程へ
- ✓ メタル層としての適応拡大

顧客・工程数増加で更なる成長


Copyright© 2024, ULVAC, Inc. All rights reserved

6年前のMHMの先端Logicでの採用をきっかけに、当社はLogic市場に参入を果たしました。

これまでのシェア拡大の活動は

- ・先端顧客に採用いただいた装置,プロセスを他の顧客,他の製品に展開すること
- ・EUV露光で優位性が証明された装置,プロセスを DUV露光でも優位性を示すこと
- ・この装置をデバイス構造の変化に伴い採用を広げていくこと

具体的には、金属材料であるTiN MHMを電極材料として採用工程を増やすことを重点的にサポートしてきました。



1. 複合プロセスの中でアルバックPVD膜・その強み
2. AI用メモリ製品における当社貢献とハードウェアの適応
3. 新プラットフォーム ENTRON-EXX

ではここから、昨今の開発, 量産投資の主役であるAIチップセットの中で当社の技術がどのように採用されているのか? についてご説明します。


複雑化するLogicチップのプロセスの中で、

- ・新たに 当社のPVD膜がどのように使われているのか?
 - ・従来プロセス, 従来技術と比較してどのような優位性があるか?
- をご紹介します。

続けて、AIチップ用メモリ製品における当社貢献と、AIチップ用メモリに適応するための装置ハード技術の改善内容について、最後に、先週 公に報告いたしました当社装置の新商品 ENTRON-EXXの順番にご紹介してまいります。

このENTRON-EXX は本日ご紹介するプロセスも含めて搭載できるハードウェア, ソフトウェアを一新した新プラットフォームです。

1. 先端Logic製品
当社の施策 PVD膜の貢献・強み



2. AIプロセッサの為のHBM（重ね合わせメモリ）
当社の貢献と強み

この図は AIチップセットの構造を模式的に示したものです。前工程の主役となるのはCPU, GPUに代表される先端Logic製品と そのための重ね合わせメモリHBMです。このそれぞれの製品開発, 量産の中での当社の貢献をご説明します。


EUV光源で更に短波長化
(13.5nm)



半導体の更なる微細化実現

半導体露光装置光源の短波長化

1970～80年代前半	g 線	436nm
1980年代半ば～	i 線	365nm
1990年代後半～	KrF	248nm
2000年代～	ArF	193nm
2019年～	EUV	13.5nm



メタルハードマスクは “絶縁膜エッチング工程の為のPVD膜”

Copyright© 2024, ULVAC, Inc. All rights reserved

12

改めて 当社はTiN メタルハードマスクでLogic市場に参入しました。これまでスパッタプロセスはBEOL配線工程でAl,Cu等 配線材料そのものを成膜する工程が主な役割でした。

右図の上から3つ目にある露光装置のフォトマスクではなく、下段のシリコンウェハー上のマスクがメタルハードマスクです。このTiN MHMは、従来のPVD装置の役目からPVD技術の可能性を広げた重要な一歩でした。

TiNMHMは、高密度であるPVD膜の特性加え、当社のストレスを調整でき低パーティクルであるという優位性を活かし、次工程 “エッチング工程”の為に最適化したプロセスです。

アルバックのTiNメタルハードマスク技術

ULVAC

[こちらをクリック](#)




Copyright© 2024, ULVAC, Inc. All rights reserved

13

MHMは 次工程EtchingのためにPVDで成膜されたマスク層です。ここに示したのは多層メタル配線の断面図です。この模式図では、電気を通さない絶縁膜層を白色で、電気を通す銅配線をオレンジ色で示しました。白い絶縁膜層をいかに正確に歪みなく加工できるかが配線の信頼性に関わる重要なポイントです。

精密にエッチング加工したい白いの絶縁膜層の上に赤い当社のMHM層を成膜しました。水色のEUV露光のレジストに沿って 赤い当社のMHM層は加工された後も、ゆがみが無くなめらかな表面を保っています。白い絶縁膜層のエッチング加工が始まります。赤い当社の MHMに沿って白い絶縁膜層は正確に加工されました。これはPVD MHMの硬度、なめらかさ、ゆがみのなさが次工程で絶縁膜層をエッチングに活かされた例です。

当社がPVDベンダーとして更にシェアを拡大するためには複合プロセスの中で、次工程の為にPVD膜にどのような特性が求められるのか？を理解してサポートする必要があります。



Copyright© 2024, ULVAC, Inc. All rights reserved

近年、Logicデバイスの構造は 変化点を迎えました。Fin構造からSheet構造に変化したことで、装置メーカーには新たな機会が生まれ、その量産展開が始まっています。

当社はFin構造で採用されたメタルハードマスクプロセス,装置のTiNをメタル材料として別の用途に採用していただくことや、裏面配線に適応する事で、シェアを拡大してきました。しかし、当社がシェアを拡大していくためには、新たなデバイス構造で新たな用途、新たな工程に進出する必要があります。

そこで、本日は新しいデバイス構造において、別の工程での当社の参入機会をご紹介します。

複雑化する複合プロセスの中でPVDの強み

- | | |
|------------|---------------|
| ① 低温成膜 | 熱負荷の低減, 拡散の低減 |
| ② 結晶性制御 | 用途に合った膜質制御 |
| ③ 高密度で低抵抗膜 | 高純度な下地膜 |
| ④ 低不純物濃度 | 汚染・脱ガスの低減 |

当社は、TiN MHMで実績を積んだ低パーティクルで安定したハードウェアを他の材料、他のプロセスに
適応する機会をいただきました。現在もPVD装置同士でのコンペはもちろん重要ですが、CVD工程な
どの他工程から、PVDプロセスで工程を奪うことも重要です。


CVDのためのPVD膜、ALDのためのPVD膜、CMPのためのPVD膜、露光のためのPVD膜、さまざま
な活動でLogicでの採用工程3倍を目指します。

どの技術もキーになる技術は複雑化する複合プロセスの中で、PVDの強み

- ・低温成膜
 - ・結晶性制御
 - ・高密度で低抵抗な膜
 - ・不純物含有量が少ない
- ことです。

本日、ご紹介するのは拡散工程のためのPVD膜です。拡散工程とは、Siに意図的に不純物イオンを
注入しSiの特性を変化させる工程です。不純物イオンを注入する工程とイオン注入で生じた結晶欠
陥を回復させる熱処理アニールがセットになった工程で今後の先端デバイス シート構造のデバイスで更
に重要になるFEOL前工程プロセスです。

従来技術 CVDマスク



[こちらをクリック](#)

当社 PVDマスク



[こちらをクリック](#)

拡散工程での当社PVD膜の優位性を模式的なデバイス断面構造でご説明します。

まずは従来技術 CVDプロセスの問題点です。CVDマスクプロセスは実績やコストの面でメリットがありますが、複雑なシート構造でその問題点も明らかになっています。青い線で扇型に囲った領域が狙った理想の拡散領域です。



デバイスの上にオレンジ色のCVDマスクを成膜しました。PECVD自身の成膜温度によりすでに完了した青線の拡散領域が意図せず更に拡散されるリスクがあります。または、拡散後、結晶格子回復のためのアニール工程や脱ガスの為のアニール工程でCVDマスクが結晶化する問題があります。結晶化したマスクは型崩れのリスク。さらに型崩れしたマスクにより拡散の精度が悪くなる問題があります。

これに対して当社のPVDマスクの優位性です。

- 低温成膜による意図しない拡散リスクの低減できます。
- 拡散後、拡散領域の結晶格子回復のためのアニール工程でPVDマスクが結晶化し難い特性
- 結晶化しにくいマスクにより正確な拡散が可能になります。

従来技術PECVDに対する当社PVDマスクの優位性

PVDマスクの結晶化温度は600℃以上。熱負荷の条件下でもマスク性能を維持できる



PVDマスクの非晶質（結晶化しにくい） 温度耐性(RTP X度 Ramp Up 2 min)


Copyright© 2024, ULVAC, Inc. All rights reserved

拡散用のマスクとして結晶化しにくい、すなわち非晶質な膜質が重要であることを説明しました。


このデータはマスクとして成膜された当社の膜が温度負荷がかかった時に如何に非晶質な膜質を維持できるかを示すものです。RTPと言われる温度負荷をかけた時、600℃でも当社のマスクが非晶質を維持できていることを示します。拡散工程の後には 必ず拡散領域の結晶格子回復のアニールが必要になりますが右の電子回折パターンは温度負荷がかかっても当社のPVDマスクが良好な特性を失っていないことを示します。

CVDマスクの問題は 放出ガスのフォトレジストへの悪影響
 シート構造デバイスの更なる微細化のため放出ガスの無いマスクが必要

1) CVDマスクからの放出ガスによる
 フォトレジストの残渣,加工不良



2) CVDマスクからの放出ガスによる
 フォトレジストの倒壊,加工不良



Source:
 De Silva et al.: Inorganic hardmask development for
 extreme ultraviolet patterning


もう一点の特徴として、当社のPVDマスクは 従来技術CVDマスクに比べ放出ガスが少ないことがエッチング用のマスクとして優位性になっています。

従来の量産技術 PECVDによるマスクは生産コストの面でメリットがありますが、原料ガスに起因する放出ガスがPhotoレジストに悪影響を与えるリスクがあります。

この放出ガスがフォトレジストに悪影響を与え 不良となる例を二つ示しています。残渣による加工不良やフォトレジストの倒壊によるマスクの断線が深刻な問題です。先端デバイスの微細化のためには放出ガスの無い新しいマスクが必要です。


- Photoレジストに悪影響を及ぼすH₂ガスの放出無し(BareSi基板と同レベル)
- エッチングマスクとしての優位性あり

PVDマスク As Depoでの放出ガス特性 (TDS Ramp rate 0.1°C/sec, max 600°C)



このデータは TDSという手法で 当社のPVDマスクからの放出ガスを測定したものです。


左に示す昇温条件でBareSiウエハに当社PVDマスクがあるウエハと無いウエハの昇温時のH₂ガス放出を比較しました。脱ガス処理無しでも放出ガスが極めて少ないことを示します。この膜特性が 硬度と合わせてエッチング用のマスクとして従来CVD技術に対する当社PVDマスクの優位性です。



1. 複合プロセスの中でアルバックPVD膜・その強み
2. AI用メモリ製品における当社貢献とハードウェアの適応
3. 新プラットフォーム ENTRON-EXX

続いて、AIチップ用メモリ製品における当社貢献と、AIチップ用メモリに適応するための装置ハード技術の改善内容について、ご紹介します。

■ 受注見込み [単位: 億円]



BEOLの配線工程で貢献





メモリの進展
&
顧客・工程数増加で更なる成長

Copyright© 2024, ULVAC, Inc. All rights reserved

当社はこれまでBEOL配線工程でAl,Cu等配線材料そのものを成膜するスパッタプロセスで貢献してきました。近年では、メモリの進展とともに新たなビジネスチャンスが生まれています。




1. 先端Logic製品
当社の施策 PVD膜の貢献・強み



2. AIプロセッサの為のHBM（重ね合わせメモリ）
当社の貢献と強み

例えばAIプロセッサの為の重ね合わせメモリ、HBMでは、DRAMをつなぎ合わせる配線層に当社スパッタプロセスが採用されました。


HBMに加え、従来DRAM(DDR5)での工程獲得活動も進捗
⇒着実に工程数が増加



Copyright© 2024, ULVAC, Inc. All rights reserved

つなぎ合わせる配線層以外にも 右に示すDRAMの構造の中で、従来DRAMプロセスからHBM用プロセスへの変更に貢献する事や、TiN MIMをメモリにも適用しさらに微細化する工程でAI用メモリ製品に貢献しています。

プロセス対応に加え、薄ウエハ・反り 垂れへの対応
 平坦化・温度制御技術を 後工程・Wafer Level Packageへ




Copyright© 2024, ULVAC, Inc. All rights reserved

HBM重ね合わせメモリのための生産装置には 標準的なDRAM生産装置とは異なり、ウエハ平坦化や温度制限に対応するプロセスや、ウエハの反り・垂れに対応するハードウェアが必要になります。

当社は、顧客と協力しながら特有なプロセス,特有なウエハの問題を解決してきました。ここで得られたプロセスの改善、ハードウェアの改善は、現在進行中のWafer Level Packageで活かされています。

また、先端デバイス対応から大型基板装置までのラインナップをもつ 当社の強みがPackagingの分野で活かせると考えており、顧客の様々なWafer Level Packageへの試みに対応しています。このPackagingへの対応は 本セミナーの後半で詳しくご説明します。



1. 複合プロセスの中でアルバックPVD膜・その強み
2. AI用メモリ製品における当社貢献とハードウェアの適応
3. 新プラットフォーム ENTRON-EXX

次に先週プレスリリースした 新装置 ENTRON-EXXについてご紹介します。
当社は これまでのプロセスノウハウに一新したハードウェア,ソフトウェアを搭載し、新たなプラットフォームをリリースしました。

装置名 : ENTRON EXX


- ① Plug-In Platform接続簡略化
- ② Software Extensibility
- ③ 環境への影響を考慮した設計




このENTRON-EXX は本日までご紹介するプロセスも含めて搭載できるハードウェア,ソフトウェアを一新した新プラットフォームです。これまでリニューアルを繰り返してきたENTRONの設計,制御系,ソフトウェアを刷新しました。

① Plug-In Platform接続簡略化


⇒移設改造納期**50%**削減



□ チャンバーの接続簡略化



□ 要力設備の接続簡略化



Copyright© 2024, ULVAC, Inc. All rights reserved

全てのユーティリティ接続を見直し、簡略化することで工期,必要な人員を削減しています。立ち上げ期間を短縮し、オンサイトでの改造は工事期間を既存機から50%削減します。

② Software Extensibility

オペレータをサポートするソフトウェア

- Prevent human error (Parameter, Recipe)



AI

- Process parameter Optimization



Playback Function

- Minimize Tool Down time



Data Visualization

- Tool Healthy monitoring



新設計のソフトウェアで よりユーザーフレンドリな機能,分析ツールを搭載しています。

AIによるプロセスレシピ,パラメータのチェックや過去のトラブルを装置上で再現するPlayBack機能、今起こったことが先週,先月と比較して異常なのか正常なのかをモニターリングする機能を備えています。

③ Sustainability



環境への影響を考慮した設計

- 待機状態での消費電力**20%**削減
- クリーンルーム内の設置床面積**最大10%**削減
- 定期メンテナンスの消耗品は従来機と完全互換
- スパッタリングターゲットのリサイクルプログラム検討中

従来機と比較し、電気消費量は20%削減 クリーンルームの床面積は5%から10%削減を可能にするなどサステナビリティを意識し 環境への影響を考慮した設計になっております。詳細については、今週のセミコンジャパンでも詳しくご説明します。

以上のように当社はプロセス、装置ハードウェア、新プラットフォームENTRON-EXXでシェアアップの為に活動を実行中です。



韓国 平澤市 「Technology Center PYEONGTAEK」



開所式の様子

また、開発スピードを上げ、よりR&Dを強化すべく、韓国にテクノロジーセンターを開所しました。顧客との共同開発を増やし 開発から速やかに事業拡大に繋げる投資を積極的に行っております。

以上で、私からの説明とさせていただきます。ご清聴ありがとうございました。



先端パッケージングの現状と 弊社取り組み

執行役員 装置事業本部

電子機器事業部長

岩井 治憲

電子機器事業部 事業企画部 久保 純也

電子機器事業部の岩井です。

ではこれより、私と久保から先端パッケージングの現状と当社の取り組みについて、ご説明します。



1. 先端パッケージングについて
2. インターポーザとDescum処理
3. Panel Level Packagingと当社周辺環境

はじめに、先端パッケージングについてです。

半導体の微細化

HBMの対応

新材料の適用


新構造の適用

これまで、AI半導体に求められる要素を説明してきました。


岩澤が取り組んでいるロジック・メモリなどの微細化、HBMの対応、新材料、新構造への対応はこれまで以上に重要ですが、現在、パッケージング技術の進化も進んでいます。

パッケージングに求められる要素の一つとして、大量のデータを処理するため、メモリとプロセッサ間でデータを転送する速度を速くする必要があります。同じ面積でより多い配線を扱い、高効率で高い信頼性を達成する必要があります。配線を細く、短く、密にしていくために、様々な新しい材料や構造が検討されており、これらを組み合わせた開発が進んでいます。

パッケージングの役割(配線を微細に短く高密度に接続)



パッケージング技術の進化




Copyright© 2024, ULVAC, Inc. All rights reserved

AI半導体ではたくさんの用途により専用のチップがうみだされています。

従来は、チップ単体を並べていましたが、高速性、低消費電力、高効率、高信頼性を実現するためにいろいろな構造へのチャレンジが続いています。複数のチップを同じ基板に横に並べることで、配線が短く、高密度にしていくことやさらに高密度、高効率にするためにチップ上にチップを直接搭載することや、樹脂、ガラスなどのSi以外の材料を使用することが検討されています。

これから、当社がどのようにパッケージング技術の進化を支えているのかについて、久保よりご説明します。



プラズマダイシング

TSVエッチング(シリコン基板貫通加工)

ガラス加工用エッチング(光導波路形成)

TGV ガラス基板穴加工エッチング

微細微細パターニング用エッチング

プラズマ表面活性化(ハイブリッドボンディング)

電極形成スパッタリング

Packaging基板用シードスパッタリング

Packaging基板用デスミア処理

インターポーザ用デスカム処理

電子機器事業部 事業企画部の久保です。


AI半導体製造の領域では、製造工程がますます複雑化しています。これに伴い、より高い精度で処理を行うための真空技術の活用が増加しています。パッケージング領域においても、当社が保有する真空装置やプラズマ技術を基盤としたスパッタリング技術、エッチング技術、デスカム技術などが多くの先端パッケージング技術と適合しています。

本日は、これらの中でも特に先端半導体製造の特徴である新材料に対する処理装置の取り組みについてご紹介いたします。



1. 先端パッケージングについて
2. インターポーザとDescum処理
3. Panel Level Packagingと当社周辺環境

では、インターポーザとDescum処理についてご説明します。




インターポーザの機能

- 接続の効率化
- スペースの節約
- 信号の品質向上
- 熱管理の改善

インターポーザ基板 というのは、半導体などの 小さな電子部品をうまくつなげるための特別な板です。この板を使うと、最新の半導体同士が とても速く情報をやり取りできるようになります。

この インターポーザ基板には、いくつかの便利な機能があります。たくさんのチップを効率よくつなげることで、機械全体を小さくすることができます。

また、情報が伝わる距離を短くして、情報がきちんと届くようにします。さらに、熱をうまく逃がすことで、パッケージ全体が熱くなりすぎないようにして、安定的に、長持ちさせることができます。こうした機能のおかげで、インターポーザ基板は高性能で信頼できるAI半導体を作るのに役立っています。



インターポーザの材料

微細化技術

シリコン + Si基板

樹脂

樹脂とシリコンの特性を活かした多様なアプローチ

樹脂 × シリコン Si基板

Copyright© 2024, ULVAC, Inc. All rights reserved

38

半導体パッケージングにおけるインターポーザ技術は、近年大きな進化を遂げております。

シリコン基板と樹脂を組み合わせた先端パッケージングは、シリコンデバイス作成技術を応用した微細化技術により、パッケージングの性能を向上させています。

樹脂を基板材料に使用するインターポーザへの移行も進んでいます。樹脂インターポーザは、製造コストの削減や、柔軟な設計が可能になるといった利点があります。これにより、特定のアプリケーションに最適なソリューションを提供するために、樹脂とシリコンの特性を活かした多様なアプローチが模索されています。

これらの技術的進展は、異なる用途や性能要求に応じて選択され、半導体業界における技術革新を支える重要な役割を果たしています。


インターポーザに求められる要素

電気絶縁

物理的保護

熱膨張の緩和

既存製造工程との親和性



樹脂の特性による不安定要素

熱に不安定

化学不安定

機械特性の変動

精密処理必要



これらの役割を果たす材料

樹脂



樹脂にダメージを与えてはいけない
最適なプロセス装置選定が大切

インターポーザ基板には、いくつかの大切な条件があります。

まず、電気絶縁という機能が必要です。

これは、異なる電気回路が短絡（ショート）しないようにして、安全で信頼できるようにすることです。

次に、物理的保護が求められます。

これは、外からの衝撃や振動に強くすることで、デバイスが壊れにくくなるようにすることです。

また、熱膨張の緩和も重要です。

これは、異なる材料が温度によって膨らむ度合いが違うのを調整して、温度変化によるストレスを減らすことです。

さらに、既存製造工程との親和性も必要です。

これは、いろいろなデバイスの間に入り込み材料がうまくくっついたり形を作りやすくしたりして、製造を効率よく進めることです。

これらの条件を満たすために、さまざまな樹脂が使われています。

樹脂は、インターポーザの性能と信頼性を支える重要な要素です。樹脂には便利なところがたくさんありますが、いくつか注意しなければならない点もあります。

まず、温度に弱いという特性があります。

樹脂は熱で形が変わりやすいので、温度をしっかり管理する装置が必要です。

次に、化学的に安定しにくいという点があります。

樹脂は他の物質と反応して変わってしまうことがあるので、その点に注意した装置が必要です。

また、機械特性の変動もあります。


樹脂はあまり強くないので、壊れないように優しく扱う装置が必要です。

最後に、精密処理が必要です。


樹脂を使うときは細かい作業が多いので、丁寧に処理する装置が必要です。

これらの特性を考慮して、樹脂の加工には最適なプロセス装置を選ぶことが大切です。

Via 製作工程



配線 製作工程



Copyright© 2024, ULVAC, Inc. All rights reserved


インターポーザには、半導体部品を 電氣的に接続するために、基板に開けられたVia (ビア) というものがあります。このViaを作る際には、ポリイミドと言う種類の樹脂に穴を開けて形成します。

しかし、この工程では、穴を開けた後に 穴の底に、取り切れない残渣が残ることがあります。この残渣を取り除くことが重要です。すべての穴が同じ電気特性を持つ必要があるため、穴の大きさを変えずに、残渣だけを取り除く必要があります。

また配線の製作工程でも残渣を取り除く工程があります。こちらの例ではフォトレジストと呼ばれる樹脂に加工後の形状を変えずに残渣を取り除く必要があります。

当社デスカム装置での実施例

ULVAC




形状を保持しながら
残渣を除去

不都合な部分のみを優しく除去
樹脂の特性を維持



Plasma System
Model: NA



41

残渣を取り除くため、プラズマ技術を用いたデスカムと呼ばれる工程に貢献しています。

上の写真は、Viaの残渣を除いた事例です。穴の直径は約 $5\mu\text{m}$ で、これは髪の毛の太さの約 $1/10$ ほどです。穴を壊さないように優しく処理しつつ、底部の残渣はしっかりと取り除くことが求められます。樹脂の形状に注目してみると、樹脂の形状が変わっていないですが、底部の変色がきれいになっていることが分かります。

下の写真は、 $2\mu\text{m}$ の樹脂の柱と柱の間の残渣をとった事例です。先ほどの $5\mu\text{m}$ の穴に比べて、さらに細い線です。樹脂の特性を維持しつつ、不都合な部分のみを優しく除去しています。

当社のデスカム装置は、微細化された加工工程の中で樹脂向けの優しい処理を マイクロ波プラズマ技術と、平行平板プラズマ技術を組み合わせた独自構成により達成しています。

またウエハプロセスだけでなく、分割したチップを扱うために、ダイシングフレームを搬送できる独自の搬送系とプロセス室の構成を選択することも可能です。当社技術によって、より複雑なパッケージング構成が実現可能となり、AI半導体のパッケージング市場に貢献しています。


本装置は複数のオプションからなり、ウエハへのデスカム処理だけでなく、メタルエッチングの能力や、表面処理装置となっており、搬送系ではウエハだけでなく、ダイシングフレームへの対応を行えるため、顧客の特殊な製法にも対応できます。

また、スループットでは競合比 1.5 倍と、生産性の向上に貢献しています。

2015~

2023~

2026~



これまでのスマートフォン向けパッケージングに対して、AI半導体パッケージでは1.5倍以上の工程数があるとされており、装置の出荷台数も同等倍見込まれています。

今後は、パッケージングでは層数の増加も常に検討されており、さらなる工程数の増加だけでなく、今後搭載が検討されている 3DICやHBMの三次元積層向けの ハイブリッドボンディングへの応用検討を進めています。


パッケージ技術の進化により、今までになかった新しい工程が生まれ、当社にとってはビジネスチャンスとなります。

装置仕向先は台湾向けが約7割となっています。パッケージングビジネスは皆様ご存じのように台湾から世界へ 拡大、成長を 続けており、この成長は継続する見込みとなっています。



- 1.先端パッケージングについて
- 2.インターポーザとDescum処理
3. Panel Level Packagingと当社周辺環境

続きまして、パッケージング基板やインターポーザ基板の拡大化への対応についてご説明します。



Packaging基板の課題

樹脂 

WETプロセス⇒DRYプロセス

樹脂 → ガラス




ガラス


さらに複数の半導体を一つのパッケージに集積し、高性能化、多機能化などを実現すべく、パッケージング基板やインターポーザ基板の拡大化が検討されています。

特にパッケージング基板は、これまでは「wetプロセス」という方法で作られていますが、さらに微細化すべく「Dryプロセス」、すなわち真空技術が検討されています。

また、パッケージング基板は現在、主に樹脂で作られていますが、パッケージング技術の要求に適している特性をもつ、ガラス素材が検討されています。




■ パネル用電極形成
⇒ 大型プリント基板上に
電極用金属薄膜を形成




Packaging基板

■ Descum
⇒ 感光性材料リソ後の残渣除去




ラージインターポーザ

■ Desmear
⇒ レーザ処理後の残渣の除去



Packaging基板

より大きな「パネル」サイズの基板を使用してパッケージングを行う、パネル・レベル・パッケージングでは、これまでご紹介したデスカム工程に加えて、内壁に残ったシリカ等を除去、平滑化するデスマア装置や、当社がこれまで培ってきたディスプレイ製造装置の技術を用いて、電極を形成するためのシード用スパッタリング装置で貢献出来ます。




当社ではパネルレベルの開発を2011年から進めていますが、デバイスの進化に合わせて対応基板サイズや装置の姿を変えてきました。

パネル用プラズマ装置のNA-1500やパネル用スパッタリング装置のSMV-500が、パッケージ基板の製造に使われています。

2011年の装置リリース以降様々な課題に取り組むために、R&Dをベースとしたコラボレーションを様々な企業と取り組んできました。

それらの活動を行いながら、得られた知見により、市場状況に合わせて、装置の改善を継続し、現在ではPanel Level Packagingのメーカーへの納入は20台を超えています。



パッケージング基板の分野では、□500mmサイズや□600mmサイズの樹脂やガラスが基材として使用されています。

当社は多様な技術を有しており、それらを駆使してあらゆる装置の開発が可能です。進行する微細化に対応できる半導体レベルの技術を持ち、FPD（フラットパネルディスプレイ）では大型のガラス基板の取り扱いに優れ、高い装置シェアを有しています。

電子機器事業部では、半導体やFPD(フラットパネルディスプレイ)の装置技術を取り入れ、多種多様な用途に合わせてお客様の要求を満たすことを得意としています。

マテリアル事業部では、様々な材料を取り扱い、装置に合わせたターゲット形状や仕様の提案が可能です。

それぞれの専門的な経験を持つ先進研究所の知見を組み合わせ、効率的なソリューションを提供できるよう、全社一丸となって取り組んでいます。


2024年7月に設立された日米の材料・装置等の企業10社によるコンソーシアム「US-JOINT」に参画



パッケージング分野では、隣接する工程の企業やエンジニアが活発に交流しています。日々新たに生じる課題を新しい方法で解決するためには、迅速なコミュニケーションが求められています。

また、RESONACのUS-JOINTコンソーシアムに参加し、米国の技術トレンドを取り入れる活動を開始しています。これにより、グローバルな視点での技術開発が可能となり、ファブレス企業が考える最新のパッケージング技術に早期に触れ、装置開発に活かすことができます。

この協力関係を通じて、私たちは新しい技術開発を加速させることができます。



Copyright© 2024, ULVAC, Inc. All rights reserved

これまで、当社の半導体パッケージングにおける重要な技術であるインターポザ基板に関する取り組みや、今後ビジネス拡大が期待されているパネル・レベル・パッケージングについてご説明してきました。

岩澤が取り組んでいるロジック・メモリの前工程では、2030年頃までに半導体ビジネスを現状の受注規模から2倍近くに拡大することを目指しています。

一方、久保や私が取り組んでいる後工程のパッケージングビジネスでは、2030年頃までに現状の受注規模から4倍近くに拡大することを目指します。

ともに半導体の市場成長率予測を上回る目標であり、ロジック・メモリの半導体、パッケージングビジネスを合わせて2.5倍規模へ拡大させることに注力してまいります。

ご説明は以上となります。ご清聴、ありがとうございました。

ULVAC